Будущие процессоры смогут получить больше кеша: TSMC спустя восемь лет застоя научилась уменьшать ячейки SRAM

На протяжении жизненного цикла 5-нм, 3-нм и 2-нм техпроцессов TSMC занимаемая ячейкой SRAM площадь не уменьшалась, но к 2028 году техпроцесс A14 должен обеспечить масштабирование более чем на 19 %. Это позволит создавать чипы с бόльшим объёмом кеша или выделять больше места на кристалле для других функциональных блоков. Источник изображения: Intel